Die Shrink Explained

中央処理装置（CPU）は絶えず小さく、高密度になって、より強力かつ効率的になってきている。 Intel が最初の Pentium CPU を 0.8 マイクロメートル (μm) の製造プロセスでリリースして以来、CPU のサイズは劇的に小さくなっています。 この10年間は、1マイクロメートルの端数が標準的なダイサイズだった。 その後、Intel Pentium IIIプロセッサーの第2世代で、マイクロメートルの1000分の1の大きさのナノメーター（nm）に変更された。

ダイ・シュリンクという用語は、オプティカル・シュリンクまたはプロセス・シュリンクとも呼ばれ、半導体デバイス、特にトランジスタの微細化のことを指します。 「ダイを縮小する」とは、通常、高度なリソグラフィ ノードを含む高度な製造プロセスを使用して、同一の回路を作成することです。 857>

現在のダイサイズ

具体的な例として、上の画像を使って CPU トランジスタを人間の髪の毛の束に例えてみましょう。 画像の太い方が人間の髪の毛で、細い方が6μmのカーボンフィラメントである。 Intelの最初のPentiumプロセッサは0.8μmのトランジスタを使用していると前述しましたが、これは6μmのカーボンフィラメントより小さく、現在のCPUマイクロアーキテクチャの基準では大きいとされています。 現在、インテルとAMDの両社が提供している主流の規格は14ナノメートル（nm）である。 1ナノメートルは1マイクロメートルの1000分の1の大きさで、カーボンフィラメントよりもかなり小さいことを忘れてはならない。 インテルの14nmマイクロアーキテクチャは「Kaby Lake」と呼ばれ、「第7世代」7000シリーズのプロセッサーを含んでいます。 Kaby Lake はもともとダイ・シュリンクを意味していましたが、継続的に小さくなるサイズに対処するためのハードルが増えてきたため、Kaby Lake は代わりに 14nm レベルで最適化されました。

The Future of CPU Microarchitectures

2 年ごとにトランジスタの数を倍増するというペースを維持するために Intel と AMD が直面していた困難にもかかわらず、以前よりやや遅いペースではあるけれども進歩し続けているのです。 Intelは、CPUマイクロアーキテクチャのリリーススケジュールを「tick-tock」方式で作成したことで知られている。 スケジュールの “tick “の部分はダイシュリンクで、”tock “の部分は全く新しいマイクロアーキテクチャデザインだった。 現在、Intel は「プロセス・アーキテクチャ最適化」モデルに切り替えており、基本的に 2 回目の最適化リリースを導入し、プロセッサのダイをさらに縮小するための時間を確保します。

リソグラフィー技術の改善により、10nm CPU が登場する予定になっています。 10nmがどれほど小さいかというと、1本のタンパク質の鎖の大きさに匹敵するほどです。 インテルの10nmのCannonlakeマイクロアーキテクチャは、これ以上予期せぬ遅延がなければ、今年の第4四半期にリリースされると予想されている。 インテルによると、Cannonlakeは、従来のマイクロアーキテクチャであるKaby Lakeに比べて15%の性能向上をもたらすという。 ベンチマーク数値はまだ発表されていませんが、10nmへの移行がCPUアーキテクチャとそれを辛抱強く待っている消費者にとって記念碑的かつ有益な一歩となることは間違いないでしょう

。