BackgroundEdit

La base de la fabrication sub-20 nm est le FinFET (Fin field-effect transistor), une évolution du transistor MOSFET. La technologie FinFET a été lancée par Digh Hisamoto et son équipe de chercheurs du laboratoire central de recherche d’Hitachi en 1989.

Une résolution de 14 nm est difficile à atteindre dans une réserve polymère, même avec la lithographie par faisceau d’électrons. En outre, les effets chimiques des rayonnements ionisants limitent également la résolution fiable à environ 30 nm, ce qui est également réalisable avec la lithographie par immersion de pointe actuelle. Des matériaux de masquage dur et des motifs multiples sont nécessaires.

Une limitation plus importante provient des dommages causés par le plasma aux matériaux à faible coefficient de friction. L’étendue des dommages est typiquement de 20 nm d’épaisseur, mais peut aussi aller jusqu’à environ 100 nm. On s’attend à ce que la sensibilité aux dommages s’aggrave au fur et à mesure que les matériaux low-k deviennent plus poreux. À titre de comparaison, le rayon atomique d’un silicium non contraint est de 0,11 nm. Ainsi, environ 90 atomes de Si couvriraient la longueur du canal, entraînant des fuites substantielles.

Tela Innovations et Sequoia Design Systems ont développé une méthodologie permettant la double exposition pour le nœud 16/14 nm vers 2010. Samsung et Synopsys ont également commencé à mettre en œuvre le double patterning dans les flux de conception en 22 nm et 16 nm. Mentor Graphics a déclaré avoir mis en place des puces de test en 16 nm en 2010. Le 17 janvier 2011, IBM a annoncé qu’elle faisait équipe avec ARM pour développer une technologie de traitement des puces en 14 nm.

Le 18 février 2011, Intel a annoncé qu’elle construirait une nouvelle usine de fabrication de semi-conducteurs de 5 milliards de dollars en Arizona, conçue pour fabriquer des puces à l’aide des processus de fabrication en 14 nm et des tranches de 300 mm de pointe. La nouvelle usine de fabrication devait s’appeler Fab 42, et sa construction devait commencer au milieu de l’année 2011. Intel a présenté la nouvelle installation comme « l’usine de fabrication en gros volumes la plus avancée du monde » et a déclaré qu’elle serait opérationnelle en 2013. Depuis, Intel a décidé de reporter l’ouverture de cette usine et de mettre à niveau ses installations existantes pour qu’elles puissent accueillir des puces de 14 nm. Le 17 mai 2011, Intel a annoncé une feuille de route pour 2014 qui incluait des transistors de 14 nm pour ses gammes de produits Xeon, Core et Atom.

Démos technologiquesEdit

À la fin des années 1990, l’équipe japonaise de Hisamoto du laboratoire de recherche central d’Hitachi a commencé à collaborer avec une équipe internationale de chercheurs pour développer davantage la technologie FinFET, notamment Chenming Hu de TSMC et divers chercheurs de l’UC Berkeley. En 1998, l’équipe a réussi à fabriquer des dispositifs jusqu’à un processus de 17 nm. Ils ont ensuite développé un processus FinFET de 15 nm en 2001. En 2002, une équipe internationale de chercheurs de l’UC Berkeley, comprenant Shibly Ahmed (Bangladais), Scott Bell, Cyrus Tabery (Iranien), Jeffrey Bokor, David Kyser, Chenming Hu (Taiwan Semiconductor Manufacturing Company) et Tsu-Jae King Liu, a fait la démonstration de dispositifs FinFET jusqu’à une longueur de grille de 10 nm.

En 2005, Toshiba a fait la démonstration d’un processus FinFET de 15 nm, avec une longueur de grille de 15 nm et une largeur d’ailette de 10 nm, en utilisant un processus d’espaceur de paroi latérale. Il a été suggéré que pour le nœud de 16 nm, un transistor logique aurait une longueur de grille d’environ 5 nm. En décembre 2007, Toshiba a fait la démonstration d’un prototype d’unité de mémoire qui utilisait des lignes fines de 15 nanomètres.

En décembre 2009, National Nano Device Laboratories, propriété du gouvernement taïwanais, a produit une puce SRAM de 16 nm.

En septembre 2011, Hynix a annoncé le développement de cellules NAND de 15 nm.

En décembre 2012, Samsung Electronics a mis sur bande une puce de 14 nm.

En septembre 2013, Intel a fait la démonstration d’un ordinateur portable Ultrabook qui utilisait un CPU Broadwell de 14 nm, et le PDG d’Intel, Brian Krzanich, a déclaré :  » sera expédié d’ici la fin de l’année.  » Cependant, l’expédition a encore été retardée jusqu’au quatrième trimestre 2014.

En août 2014, Intel a annoncé les détails de la microarchitecture en 14 nm pour ses prochains processeurs Core M, le premier produit à être fabriqué sur le processus de fabrication en 14 nm d’Intel. Les premiers systèmes basés sur le processeur Core M devaient être disponibles au quatrième trimestre 2014 – selon le communiqué de presse. « La technologie 14 nanomètres d’Intel utilise des transistors tri-gate de deuxième génération pour offrir des performances, une puissance, une densité et un coût par transistor à la pointe de l’industrie », a déclaré Mark Bohr, senior fellow d’Intel, Technology and Manufacturing Group, et directeur, Process Architecture and Integration.

En 2018, une pénurie de capacité de fabrication en 14 nm a été annoncée par Intel.

Expédition de dispositifsEdit

En 2013, SK Hynix a commencé la production en masse de flash NAND de 16 nm, TSMC a commencé la production FinFET de 16 nm et Samsung a commencé la production de flash NAND de classe 10 nm.

Le 5 septembre 2014, Intel a lancé les trois premiers processeurs basés sur Broadwell qui appartenaient à la famille Core M à faible TDP : Core M-5Y10, Core M-5Y10a et Core M-5Y70.

En février 2015, Samsung a annoncé que ses smartphones phares, les Galaxy S6 et S6 Edge, seraient équipés de systèmes sur puce (SoC) Exynos de 14 nm.

Le 9 mars 2015, Apple Inc. a lancé les MacBook et MacBook Pro  » Early 2015 « , qui utilisaient des processeurs Intel de 14 nm. Il convient de noter le i7-5557U, qui dispose d’Intel Iris Graphics 6100 et de deux cœurs fonctionnant à 3,1 GHz, en utilisant seulement 28 watts.

Le 25 septembre 2015, Apple Inc. a publié l’IPhone 6S et l’iPhone 6S Plus, qui sont équipés de puces A9 « de classe bureau » qui sont fabriquées à la fois en 14 nm par Samsung et en 16 nm par TSMC (Taiwan Semiconductor Manufacturing Company).

En mai 2016, Nvidia a publié ses GPU de la série GeForce 10 basés sur l’architecture Pascal, qui intègre la technologie FinFET 16 nm de TSMC et la technologie FinFET 14 nm de Samsung.

En juin 2016, AMD a publié ses GPU Radeon RX 400 basés sur l’architecture Polaris, qui intègre la technologie FinFET 14 nm de Samsung. La technologie a été concédée sous licence à GlobalFoundries pour un double approvisionnement.

Le 2 août 2016, Microsoft a lancé la Xbox One S, qui utilisait le 16 nm de TSMC.

Le 2 mars 2017, AMD a lancé ses processeurs Ryzen basés sur l’architecture Zen, incorporant la technologie FinFET de 14 nm de Samsung qui a été concédée sous licence à GlobalFoundries pour que cette dernière la construise.

Le processeur NEC SX-Aurora TSUBASA, introduit en octobre 2017, utilise un processus FinFET de 16 nm de TSMC et est conçu pour être utilisé avec les superordinateurs NEC SX.

Le 22 juillet 2018, GlobalFoundries a annoncé son processus 12nm Leading-Performance (12LP), basé sur un processus 14LP sous licence de Samsung.

En septembre 2018, Nvidia a lancé des GPU basés sur leur Turing (microarchitecture), qui ont été fabriqués sur le processus 12nm de TSMC et ont une densité de transistors de 24,67 millions de transistors par milimètre carré.